《半導體》華邦電加入UCIe 助力高性能chiplet介面標準普及

《半導體》華邦電加入UCIe 助力高性能chiplet介面標準普及
最强饭桶

隨着5G、新能源車和高速運算等技術的飛速增長,業界對晶片製程與封裝技術的要求日益嚴格。如今,2.5D/3D多晶片封裝可實現晶片性能、能效和小型化的指數級提升,已經成爲行業聚焦的主流趨勢。作爲高性能記憶體晶片的行業領導者,華邦電的創新產品CUBE:3D TSV DRAM產品可提供極高頻寬低功耗,確保2.5D/3D多晶片封裝的能效,並且爲客戶提供優質的客製化記憶體解決方案。

9只金鸡拚接棒1/本施家2老铺路 宏碁太子施宣辉拚上位

加入UCIe聯盟後,華邦電可協助系統單晶片客戶(SoC)設計與2.5D/3D後段工藝(BEOL, back-end-of-life)封裝連結。UCIe 1.0規範通過採用高頻寬記憶體介面來提供完整且標準化的晶片間互連環境,促進SoC到記憶體間的互連升級,以實現低延遲、低功耗和高性能。總體而言,標準化將助力加速推出高性能產品,爲設備製造商和終端使用者帶來更高價值,從而推動先進多晶片引擎的市場增長。

不僅如此,加入UCIe聯盟後,華邦電提供3DCaaS(3D CUBE as a Service)一站式服務平臺,爲客戶提供最佳的標準化產品解決方案。此平臺夥伴可提共客戶技術諮詢服務外,3DCaaS平臺還包括了3D TSV DRAM(又名CUBE)KGD記憶體晶片和針對多晶片設備優化的2.5D/3D 後段工藝(採用CoW/WoW技術)等相關服務。客戶可輕鬆獲得完整且全面的CUBE產品支援,並享受Silicon-Cap、interposer等技術的附加服務。

華邦電DRAM產品事業羣副總範祥雲表示:「2.5D/3D封裝技術可進一步提升晶片性能並滿足前沿數位服務的嚴格要求,而隨着UCIe規範的普及,我們相信這項技術將在雲端到邊緣端的人工智慧應用中充分發揮潛力,扮演更加重要的角色。」

UCIe聯盟主席Debendra Das Sharma博士表示:「作爲全球記憶體解決方案的知名供應商,華邦電在3D DRAM領域擁有堅實的專業知識,期待華邦電爲進一步發展UCIe生態做出貢獻。」

低热量饼干越吃越胖 男子获赔3万人币

抢攻疫后国旅 晶华双「馆」齐下杀破7千元

《半导体》台积电10月营收双升登次高 前10月续缔年度新猷